

DIANA CAROLINA RODRIGUEZ PELAYO

A01647091

DISEÑO DE SISTEMAS EN CHIP

RISCV SINGLE CYCLE

Video auxiliar:

Semi Edge. (2024). Designing a RISC-V Single-Cycle Processor: Step-by-Step Tutorial #riscv #verilog #semiedge. YouTube. <https://www.youtube.com/watch?v=dh88oe6O0QU>

ProgramCounter	Mantiene la dirección de la instrucción actual.
InstructionMemory	Memoria ROM que almacena el conjunto de instrucciones del programa.
RegisterFile	Banco de registros (32 registros de 32 bits), con dos lecturas y una escritura.
ImmediateGenerator	Extrae e interpreta los campos inmediatos según el tipo de instrucción
ALUControl	Genera la señal de operación de la ALU a partir de la instrucción.
ALU	Unidad lógica-aritmética que ejecuta operaciones según la instrucción.
ControlUnit	Genera señales de control globales según el opcode.
DataMemory	Memoria RAM para operaciones de carga/almacenamiento.
Mux (multiplexores)	Permiten seleccionar entradas hacia la ALU o direcciones.
Adder	Suma de direcciones para el cálculo del siguiente PC.
BranchComparator	Compara registros para instrucciones de salto condicional.

Considerando las siguientes instrucciones de memoria en el archivo:

```
/*
addi x1, x0, 5 (Carga un 5 en el registro 1)

addi x2, x0, 10 (Carga un 10 en el registro 2)

add x3, x1, x2 (Suma x1+x2 y guarda el resultado en el registro 3 para probar la ALU)

sw x3, 4(x0) (Guarda el dato en la dirección 4 de la memoria de datos).

lw x4, 4(x0) (Lee la dirección 4 de la memoria y lo guarda en x4).

beq x0, x0, 0 (Para detener el programa uso la condicional si 0=0, para que salte a su misma línea).
*/

00500093
00500113
002081b3
00302023
00208463
00100213
00002283
00500293
00a00313
00628533
```

El resultado de su ejecución fue el siguiente:

```
[OSS CAD Suite] C:\Users\pelay\Downloads\TC2002B\RISC_SingleCycle>iverilog -o risc.out adder.v alu.v alu_control.v branch_comparat
emory.v mux.v program_counter.v register_file.v top.v top_tb.v

[OSS CAD Suite] C:\Users\pelay\Downloads\TC2002B\RISC_SingleCycle>vvp risc.out
WARNING: instruction_memory.v:9: $readmemh: The behaviour for reg[...] mem[N:0]; $readmemh("...", mem); changed in the 1364-2005 s
s $readmemh("...", mem, start, stop);. Defaulting to 1364-2005 behavior.
WARNING: instruction_memory.v:9: $readmemh(test_program.mem): Not enough words in the file for the requested range [0:63].
VCD info: dumpfile simulacion.vcd opened for output.
Tiempo=0 | PC=00000000 | ALU_Resultado= 5
Tiempo=15000 | PC=00000004 | ALU_Resultado= 5
Tiempo=25000 | PC=00000008 | ALU_Resultado= 10
Tiempo=35000 | PC=0000000c | ALU_Resultado= 0
Tiempo=45000 | PC=00000010 | ALU_Resultado= 0
Tiempo=55000 | PC=00000018 | ALU_Resultado= 0
Tiempo=65000 | PC=0000001c | ALU_Resultado= 5
Tiempo=75000 | PC=00000020 | ALU_Resultado= 10
Tiempo=85000 | PC=00000024 | ALU_Resultado= 15
Tiempo=95000 | PC=00000028 | ALU_Resultado= x
Tiempo=105000 | PC=0000002c | ALU_Resultado= x
top_tb.v:32: $finish called at 110000 (1ps)
```

TIEMPO	PC EN HEX	INSTRUCCIÓN DECODIFICADA	ALU_RESULTADO	DESCRIPCIÓN
0	00	addi x1, x0, 5	5	La ALU suma $0 + 5$ y guarda el resultado en el registro x1. Carga el valor de 5 en x1
15000	04	addi x2, x0, 5	5	La ALU suma $0 + 5$ y carga el resultado en x2. Carga el valor de 5 en x2.
25000	08	add x3, x1, x2	10	Suma $x1 + x2$, $5 + 5$, lo que da 10 de resultado.
35000	0C	sw x3, 0(x0)	0	Para guardar en memoria (Store Word).
45000	10	beq x1, x2, 8	0	Branch to Equal. Como son iguales, zero se activa y debe saltar.
55000	18	lw x5, 0(x0)	0	Carga el valor de la dirección en x5. El PC debía brincar a la siguiente instrucción, que era en el PC 14, pero con el beq lo mandamos a que brincara 8, es decir, al PC 18.
65000	1C	addi x5, x0, 5	5	La ALU suma $0 + 5 = 5$
75000	20	addi x6, x0, 10	10	Carga un 10 a x6.
85000	24	add x10, x5, x6	15	La ALU suma $x5 + x6$, que es $5 + 10$, lo que nos da 15 de resultado.

Al terminar la instrucción 85000, el valor de la ALU aparece como x debido a que el programa terminó en la línea del PC = 24, ya no hay más instrucciones en el archivo de memoria, a partir de la dirección PC = 28 el procesador lee memoria vacía o puros ceros, por lo que la ALU da un estado indefinido o de equis.